laporan akhir 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1.jurnal

2.alat dan bahan 

3.rangkaian simulasi 

4.prinsip kerja rangkaian

5.video rangkain 

6.analisa  

7.link download 

 

1.jurnal (kembali)

2.alat dan bahan (kembali) 

2.1 Alat

a.. Jumper

Gambar 1. Jumper

b.Panel DL 2203D 

c.Panel DL 2203C 

d.Panel DL 2203S

Gambar 2. Modul De Lorenzo

2.2 Bahan (proteus) [kembali]

a. IC 74LS112 (JK filp flop)

Gambar 3. IC 74LS112

b. Power DC

Gambar 4. Power DC

c. Switch (SW-SPDT)

Gambar 5. Switch

d. Logicprobe atau LED

Gambar 5. Logic Probe

3.rangkaian simulasi (kembali)

4.prinsip kerja rangkaian (kembali)

ini merupakan rangkaian counter asynchronous yang mana input FF1 dari sumber clock FF2 inputan dari output FF1.

prinsip kerja dari rangkaian ini yang mana awalnya semua Q memberikan output sehingga 7 segment menunjukan angka 0 

karena output Q0 togel sehingga terjadi perubahan 0-1 lalu masuk ke CLK FF 2 karena  fall time maka output Q1 berlogika 0 atau tetap.sehingga Q2 dan Q3 berlogika 0 juga dan pada 7 segment menunjukan angka 1 (karena Q0,Q1,Q2,Q3 masuk ke input 7 segment (1000) ).

karena output Q0 togel sehingga terjadi perubahan 1-0 lalu masuk ke CLK FF 2 karena  fall time maka output Q1 berlogika 1 dan  output Q1(0-1) masuk ke CLK Q2 karena fall time maka Q2 berlogika 0 dan Q3 juga berlogika 0 maka  ada 7 segment menunjukan angka 2 (karena Q0,Q1,Q2,Q3 masuk ke input 7 segment (0100) ).dan begitu seterusnya sampai ke ouput Q0,Q1,Q2,Q3 berlogika 1 (1111)

5.video rangkain (kembali)

6.analisa  (kembali)

1.analisa output percobaan berdasarkan ic yang digunakan ?

output Q2,Q3,Q4 didapat dari Q1 dengan cara yaitu FF1 diberi input clock oleh sumber clock sehingga outputan Q1 togel dan lalu dihubungan kan ke inputan clock  FF2 begitu seterusnya sampai Q4 .dapat  disimpulkan input dari clock FF didapat dari output FF sebelumnya .

2.analisa sinyal output yang dikeluarkan JK flip flop kedua dan ketiga ?

Pada flip flop kedua inut clock  didapat dari output clock yang pertama sehingga apabila output Q 10 maka output dari FF2 menjadi berlogika 1 karena clocknya fall time dan output FF2 masuk ke input clock FF3 sehingga karena inputnya itu 01 maka output FF3 tetap 0 

 

7.link download (kembali)

rangkaian klik disini 

html klik disini

datasheet jk flipflop klik disini

video klik disini